Ｃｏｖｅｒ Ｓｔｏｒｙ フラッシュにコストで挑む〜３次元メモリー● １Ｆ２／ビット以下，２００８年に５Ｇビットへ
日経マイクロデバイス 第238号 2005.4.1
| 掲載誌 | 日経マイクロデバイス 第238号（2005.4.1） |
|---|---|
| ページ数 | 4ページ （全5842字） |
| 形式 | PDFファイル形式 （144kb） |
| 雑誌掲載位置 | 60〜63ページ目 |
セル・アレイを積層させることでビット当たりの製造コストの低減を実現する３次元メモリーについて，米Ｍａｔｒｉｘ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． Ｃｈｉｅｆ Ｏｐｅｒａｔｉｎｇ ＯｆｆｉｃｅｒのＳｉｖａ Ｓｉｖａｒａｍ氏の講演から，その詳細を紹介する。 このメモリーは，セル・アレイを縦方向に積み上げて３次元構造とした１回のみ書き込みが可能なＯＴＰ型の（ｏｎｅ ｔｉｍｅ ｐｒｏｇｒａｍｍａｂｌｅ…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 550円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「4ページ（全5842字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
- Ｃｏｖｅｒ Ｓｔｏｒｙ フラッシュにコストで挑む〜ＰＲＡＭ● １．５Ｆ２／ビットを実現可能，３２ｎｍ以降の本命に
- Ｃｏｖｅｒ Ｓｔｏｒｙ フラッシュにコストで挑む〜ＭＲＡＭ● Ｇビットに向け，電力削減技術が続々と登場
- Ｃｏｖｅｒ Ｓｔｏｒｙ 囲み フラッシュにコストで挑む〜エルピーダが低消費電力のＤＲＡＭに ＰＲＡＭの相変化膜を採用，量産へ
- Ｉｎｓｉｄｅ ＬＳＩ イメージ・センサーにも“微細化の限界”ＭＯＳ型を中心に〜イメージ・センサーにも“微細化の限界” ＭＯＳ型を中心に新たな三つの競争軸
- Ｉｎｓｉｄｅ ＬＳＩ 囲み イメージ・センサーにも“微細化の限界”ＭＯＳ型を中心に〜微細化の限界を先延ばし ＣＣＤ型で１．２μｍも可能に
Ｃｏｖｅｒ Ｓｔｏｒｙ フラッシュにコストで挑む〜ＰＲＡＭ● １．５Ｆ２／ビットを実現可能，３２ｎｍ以降の本命に
Ｃｏｖｅｒ Ｓｔｏｒｙ フラッシュにコストで挑む〜ＭＲＡＭ● Ｇビットに向け，電力削減技術が続々と登場
Ｃｏｖｅｒ Ｓｔｏｒｙ 囲み フラッシュにコストで挑む〜エルピーダが低消費電力のＤＲＡＭに ＰＲＡＭの相変化膜を採用，量産へ
Ｉｎｓｉｄｅ ＬＳＩ イメージ・センサーにも“微細化の限界”ＭＯＳ型を中心に〜イメージ・センサーにも“微細化の限界” ＭＯＳ型を中心に新たな三つの競争軸
Ｉｎｓｉｄｅ ＬＳＩ 囲み イメージ・センサーにも“微細化の限界”ＭＯＳ型を中心に〜微細化の限界を先延ばし ＣＣＤ型で１．２μｍも可能に
