Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み ＳｉＰの真実〜客先でＳｉＰの見積もりを実現 ３次元構造の製造条件をデータ化
日経マイクロデバイス 第232号 2004.10.1
| 掲載誌 | 日経マイクロデバイス 第232号（2004.10.1） |
|---|---|
| ページ数 | 2ページ （全1836字） |
| 形式 | PDFファイル形式 （925kb） |
| 雑誌掲載位置 | 46〜47ページ目 |
「客先でＳｉＰ（ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）の設計依頼を受けた営業担当者が，その場で見積もりできる」。このような設計環境を作ろうとしているのが，半導体商社のナガセ電子機器サービスである（図Ｂ−１）。 ＳｉＰの設計に必要なネット・リストを基に，遠隔地の技術者とインターネットを介して情報を共有し，協調しながら設計した後，客先で打ち合わせ中の営業担当者がＳｉＰの見積もりを提示できるようにする。…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「2ページ（全1836字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
- Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み ＳｉＰの真実〜北米で盛り上がるＷＬＰ／ＳｉＰ ＣＳＰの二の舞にならない？
- Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み ＳｉＰの真実〜“オン・デマンド設計”狙った 基板製造技術でＳｉＰを試作
- Ｉｎｓｉｄｅ ＬＳＩ 第２回高誘電ゲート絶縁膜（２） とびら 課題克服，６５ｎｍで実用化へ，「フェルミ・レベル・ピニング」を抑制〜第２回 高誘電率ゲート絶縁膜（２） 課題克服，６５ｎｍで実用化へ 「フェルミ・レベル・ピニング」を抑制
- Ｉｎｓｉｄｅ ＬＳＩ 第２回高誘電ゲート絶縁膜（２） 課題克服，６５ｎｍで実用化へ，「フェルミ・レベル・ピニング」を抑制〜６５ｎｍでの実用化狙い ｈｉｇｈ−ｋで１０年間の寿命を確保
- Ｉｎｓｉｄｅ ＬＳＩ 第２回高誘電ゲート絶縁膜（２） 課題克服，６５ｎｍで実用化へ，「フェルミ・レベル・ピニング」を抑制〜多くの現象を説明できる新モデル 「酸素空孔説」を提案
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み ＳｉＰの真実〜北米で盛り上がるＷＬＰ／ＳｉＰ ＣＳＰの二の舞にならない？
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み ＳｉＰの真実〜“オン・デマンド設計”狙った 基板製造技術でＳｉＰを試作
Ｉｎｓｉｄｅ ＬＳＩ 第２回高誘電ゲート絶縁膜（２） とびら 課題克服，６５ｎｍで実用化へ，「フェルミ・レベル・ピニング」を抑制〜第２回 高誘電率ゲート絶縁膜（２） 課題克服，６５ｎｍで実用化へ 「フェルミ・レベル・ピニング」を抑制
Ｉｎｓｉｄｅ ＬＳＩ 第２回高誘電ゲート絶縁膜（２） 課題克服，６５ｎｍで実用化へ，「フェルミ・レベル・ピニング」を抑制〜６５ｎｍでの実用化狙い ｈｉｇｈ−ｋで１０年間の寿命を確保
Ｉｎｓｉｄｅ ＬＳＩ 第２回高誘電ゲート絶縁膜（２） 課題克服，６５ｎｍで実用化へ，「フェルミ・レベル・ピニング」を抑制〜多くの現象を説明できる新モデル 「酸素空孔説」を提案
