Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み ＳｉＰの真実〜北米で盛り上がるＷＬＰ／ＳｉＰ ＣＳＰの二の舞にならない？
日経マイクロデバイス 第232号 2004.10.1
| 掲載誌 | 日経マイクロデバイス 第232号（2004.10.1） |
|---|---|
| ページ数 | 1ページ （全1707字） |
| 形式 | PDFファイル形式 （925kb） |
| 雑誌掲載位置 | 43ページ目 |
北米では，ウエーハ・レベル・パッケージング（ＷＬＰ）やＳｉＰ（ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）に対する関心が急速に高まっている。 この７月に開催された「ＳＥＭＩＣＯＮ Ｗｅｓｔ ２００４」の後工程関連でホットなトピックはＷＬＰだった。実際に会場では「Ｗｉｒｅ」の文字よりも「Ｂｕｍｐ」の文字の方が目に付いた。 また，８月には（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏｎｉｃｓ Ｐａｃｋａｇｉｎｇ ａｎｄ Ｔｅ…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全1707字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
- Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ１ ＳｉＰの真実〜「ＳｏＣ対抗」は過去の常識 「ＳｉＰでこそ」がＬＳＩを強くする
- Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ ＳｉＰの真実〜ＳｉＰの本領発揮 ＬＳＩビジネスを拡大へ
- Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み ＳｉＰの真実〜“オン・デマンド設計”狙った 基板製造技術でＳｉＰを試作
- Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み ＳｉＰの真実〜客先でＳｉＰの見積もりを実現 ３次元構造の製造条件をデータ化
- Ｉｎｓｉｄｅ ＬＳＩ 第２回高誘電ゲート絶縁膜（２） とびら 課題克服，６５ｎｍで実用化へ，「フェルミ・レベル・ピニング」を抑制〜第２回 高誘電率ゲート絶縁膜（２） 課題克服，６５ｎｍで実用化へ 「フェルミ・レベル・ピニング」を抑制
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ１ ＳｉＰの真実〜「ＳｏＣ対抗」は過去の常識 「ＳｉＰでこそ」がＬＳＩを強くする
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ ＳｉＰの真実〜ＳｉＰの本領発揮 ＬＳＩビジネスを拡大へ
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み ＳｉＰの真実〜“オン・デマンド設計”狙った 基板製造技術でＳｉＰを試作
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み ＳｉＰの真実〜客先でＳｉＰの見積もりを実現 ３次元構造の製造条件をデータ化
Ｉｎｓｉｄｅ ＬＳＩ 第２回高誘電ゲート絶縁膜（２） とびら 課題克服，６５ｎｍで実用化へ，「フェルミ・レベル・ピニング」を抑制〜第２回 高誘電率ゲート絶縁膜（２） 課題克服，６５ｎｍで実用化へ 「フェルミ・レベル・ピニング」を抑制
