Ｉｎｓｉｄｅ　ＬＳＩ　第２回高誘電ゲート絶縁膜（２）　とびら　課題克服，６５ｎｍで実用化へ，「フェルミ・レベル・ピニング」を抑制〜第２回　高誘電率ゲート絶縁膜（２）　課題克服，６５ｎｍで実用化へ　「フェルミ・レベル・ピニング」を抑制
日経マイクロデバイス　第232号　2004.10.1

高誘電率（ｈｉｇｈ−ｋ）ゲート絶縁膜は本当に実用化できるのか−−。この疑問に対し，半導体先端テクノロジーズ（Ｓｅｌｅｔｅ）は６５ｎｍノード（ｈｐ９０）での実用化にメドを付けたと宣言する。これまでｈｉｇｈ−ｋ膜の実用化に関しては，毎年のように新たな課題が浮上していた。その代表例が，「フェルミ・レベル・ピニング」と呼ぶしきい電圧シフトの問題である。連載第２回では，前半にｈｉｇｈ−ｋ膜の課題とその突破口…