Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み ＳｉＰの真実〜“オン・デマンド設計”狙った 基板製造技術でＳｉＰを試作
日経マイクロデバイス 第232号 2004.10.1
| 掲載誌 | 日経マイクロデバイス 第232号（2004.10.1） |
|---|---|
| ページ数 | 1ページ （全1042字） |
| 形式 | PDFファイル形式 （925kb） |
| 雑誌掲載位置 | 45ページ目 |
「ＳｉＰ（ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）基板を“オン・デマンド”で製造する」。これを狙うのが，インクジェット法による基板製造技術を開発する「プログラム実装コンソーシアム」注）である。このほど，インクジェット法で製造した基板でＳｉＰを試作し，動作が確認できたことを明らかにした（図Ａ−１）。 同コンソーシアムの目標は，「基板試作を半日に短縮すること」（同コンソーシアムのアルバック・コーポレート…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全1042字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
- Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ ＳｉＰの真実〜ＳｉＰの本領発揮 ＬＳＩビジネスを拡大へ
- Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み ＳｉＰの真実〜北米で盛り上がるＷＬＰ／ＳｉＰ ＣＳＰの二の舞にならない？
- Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み ＳｉＰの真実〜客先でＳｉＰの見積もりを実現 ３次元構造の製造条件をデータ化
- Ｉｎｓｉｄｅ ＬＳＩ 第２回高誘電ゲート絶縁膜（２） とびら 課題克服，６５ｎｍで実用化へ，「フェルミ・レベル・ピニング」を抑制〜第２回 高誘電率ゲート絶縁膜（２） 課題克服，６５ｎｍで実用化へ 「フェルミ・レベル・ピニング」を抑制
- Ｉｎｓｉｄｅ ＬＳＩ 第２回高誘電ゲート絶縁膜（２） 課題克服，６５ｎｍで実用化へ，「フェルミ・レベル・ピニング」を抑制〜６５ｎｍでの実用化狙い ｈｉｇｈ−ｋで１０年間の寿命を確保
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ ＳｉＰの真実〜ＳｉＰの本領発揮 ＬＳＩビジネスを拡大へ
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み ＳｉＰの真実〜北米で盛り上がるＷＬＰ／ＳｉＰ ＣＳＰの二の舞にならない？
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み ＳｉＰの真実〜客先でＳｉＰの見積もりを実現 ３次元構造の製造条件をデータ化
Ｉｎｓｉｄｅ ＬＳＩ 第２回高誘電ゲート絶縁膜（２） とびら 課題克服，６５ｎｍで実用化へ，「フェルミ・レベル・ピニング」を抑制〜第２回 高誘電率ゲート絶縁膜（２） 課題克服，６５ｎｍで実用化へ 「フェルミ・レベル・ピニング」を抑制
Ｉｎｓｉｄｅ ＬＳＩ 第２回高誘電ゲート絶縁膜（２） 課題克服，６５ｎｍで実用化へ，「フェルミ・レベル・ピニング」を抑制〜６５ｎｍでの実用化狙い ｈｉｇｈ−ｋで１０年間の寿命を確保
