Ｉｎｓｉｄｅ Ｌｏｇｉｃ〜電源電圧の新たなスケーリング則を提案 ５世代先まで高速化と低電力化を両立
日経マイクロデバイス 第229号 2004.7.1
| 掲載誌 | 日経マイクロデバイス 第229号（2004.7.1） |
|---|---|
| ページ数 | 7ページ （全7372字） |
| 形式 | PDFファイル形式 （274kb） |
| 雑誌掲載位置 | 56〜62ページ目 |
森藤 英治，山田 誠司，松岡 史倫，野口 達夫，各務 正一東芝セミコンダクター社 システムＬＳＩ第一事業部 ６５ｎｍノード（ｈｐ９０）以降のＭＯＳ ＦＥＴの電源電圧を世代ごとに低下させるスケーリングの新たな指針を作成した（図５）１）。従来のスケーリングでは，高速化と低消費電力化を両立し続けることに限界が生じてきたためである。 新たに提案するスケーリング則は，ＭＯＳ ＦＥＴを，高速動作のＨバージョン…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 550円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「7ページ（全7372字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ３ 次のＬＳＩの競争力〜遅延時間のチェックが必須に テスト・コスト最適化に各社が知恵絞る
Ｉｎｓｉｄｅ Ｌｏｇｉｃ〜４５ｎｍ技術で先行した東芝が示す １０ｎｍ台への微細化の指針
Ｉｎｓｉｄｅ Ｌｏｇｉｃ 囲み〜微細化の追求に迷いなし 前提は「作る製品があること」
Ｉｎｓｉｄｅ Ｌｏｇｉｃ〜“７０％の稼働率でも３０％の利益率” そのロームの強さの理由は？
Ｉｎｓｉｄｅ Ｍｅｍｏｒｙ〜電子顕微鏡もモバイルの時代へ ＭＥＭＳで親指大の光学系を実現
