Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２ 囲み〜セルの縦積みで 大容量化のペースを加速
日経マイクロデバイス 第224号 2004.2.1
| 掲載誌 | 日経マイクロデバイス 第224号（2004.2.1） |
|---|---|
| ページ数 | 1ページ （全553字） |
| 形式 | PDFファイル形式 （315kb） |
| 雑誌掲載位置 | 32ページ目 |
ムーアの法則のペースでの微細化が難しくなった時，それを補う技術として積層メモリー技術がある。これは，一般には平面的に構成するメモリー・セルを複数の層に縦積みにして面積当たりのメモリー容量を稼ぐ技術である。ただし，積層数を毎年のように増やしていける見込みは今のところない。このため，ムーアの法則を維持するという面では，一時的な解決策と言える。 「第２回半導体メモリー・シンポジウム」では，１回のみ書き…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全553字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ１ 囲み〜ゲート長５ｎｍのトランジスタ 発表の真意は「技術者への激励」
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２〜米Ｉｎｔｅｌが次世代メモリーに提言 「リソを超える微細化技術が必要」
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ３〜リソより材料性能を重視 ひずみ，ｈｉｇｈ−ｋ，有機ＦＥＴがブレイク
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ３〜２００４年●ひずみＳｉ Ｉｎｔｅｌが９０ｎｍで導入
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ３〜２００７年●ｈｉｇｈ−ｋ膜 三つの課題を克服
