Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜配線中にトランジスタを形成カリフォルニア大学が発表
日経マイクロデバイス 第260号 2007.2.1
| 掲載誌 | 日経マイクロデバイス 第260号（2007.2.1） |
|---|---|
| ページ数 | 1ページ （全437字） |
| 形式 | PDFファイル形式 （311kb） |
| 雑誌掲載位置 | 89ページ目 |
カリフォルニア大学バークレー校は，配線中にトランジスタを形成して３次元構造のＬＳＩとする技術について「２００６ ＩＥＤＭ」で発表した（講演番号６．１「ＷｉｒｅＦＥＴ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ３Ｄ Ｉｎｔｅｇｒａｔｅ Ｃｉｒｃｕｉｔｓ」）。簡単な製造工程で配線長を短くできるとして，配線での遅延が課題になっているＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）などへの適用…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全437字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜独Ｑｉｍｏｎｄａと仏Ａｌｔｉｓ，２ビット／セルの６５ｎｍ世代ＭＲＡＭ記憶素子を開発
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜ルネサス，４５ｎｍ世代のＳｏＣ向け低コストＣＭＯＳ技術を開発
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜ＮＥＣらが３２ｎｍ世代の論理ＬＳＩ向けの多層配線技術を開発，「ｌｏｗ−ｋにはメド」
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜ＮＥＣエレクトロニクスマスク関連事業をＤＮＰへ譲渡
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜会場に来ないと分からない「Ｌａｔｅ Ｎｅｗｓ」高性能ＲＦ用６５ｎｍ世代ＣＭＯＳが登場
