Ｉｎｓｉｄｅ ＬＳＩ〜東芝が３２ｎｍで配線技術を一新 自己形成膜プロセス盛り込む
日経マイクロデバイス 第254号 2006.8.1
| 掲載誌 | 日経マイクロデバイス 第254号（2006.8.1） |
|---|---|
| ページ数 | 7ページ （全8726字） |
| 形式 | PDFファイル形式 （586kb） |
| 雑誌掲載位置 | 79〜85ページ目 |
東芝が３２ｎｍ世代のロジックＬＳＩに対応した多層配線プロセスを他社に先駆けて開発した。多層配線プロセスの開発はＬＳＩ業界全体で当初の予定より遅れており，国際半導体技術ロードマップ（ＩＴＲＳ）におけるシナリオは年々後ろにずれ込んでいる。こうした状況を打破するために，東芝ではＩＴＲＳの要求値を超える高い開発目標をあえて設定し，これまでにない新しいコンセプトに基づく配線技術の開発に挑戦した。例えば，配線…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 550円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「7ページ（全8726字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｉｎｓｉｄｅ ＬＳＩ〜Ｓａｍｓｕｎｇが見せたフラッシュ延命の道 多値の新型セルとフィンＦＥＴを導入
Ｉｎｓｉｄｅ ＬＳＩ 囲み Ｓａｍｓｕｎｇが見せたフラッシュ延命の道，多値の〜多値化技術を使わない多ビット化手法 新型セルの構造を活用して提案
Ｉｎｓｉｄｅ ＥＤＡ〜民生用ＳｏＣ向け超並列プロセサ・コア メモリーに演算器を埋め込み，小型化図る
Ｒｅｐｏｒｔ［ＬＳＩ］〜ＮＡＮＤ型の４ビット／セル技術 誤り訂正の高速化でＭ−Ｓｙｓｔｅｍｓが実現
Ｒｅｐｏｒｔ［ＬＳＩ］〜ＮＡ１．３クラスの競争に突入する液浸 ニコン，ＡＳＭＬが新製品を相次ぎ投入
