Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜ＮＥＣエレ，ｈｉｇｈ−ｋ使った６５ｎｍチップ ２００７年上期にサンプル出荷
日経マイクロデバイス 第245号 2005.11.1
| 掲載誌 | 日経マイクロデバイス 第245号（2005.11.1） |
|---|---|
| ページ数 | 1ページ （全403字） |
| 形式 | PDFファイル形式 （253kb） |
| 雑誌掲載位置 | 99ページ目 |
ＮＥＣエレクトロニクスは，高誘電率（ｈｉｇｈ−ｋ）ゲート絶縁膜を使った６５ｎｍノード（ｈｐ９０）のチップを２００７年上期にサンプル出荷すると，「ＣＥＡＴＥＣ ＪＡＰＡＮ ２００５」で明らかにした。２００４年のＣＥＡＴＥＣで，早ければ２００６年にも量産化すると説明していたが，ｈｉｇｈ−ｋ膜の実用化時期は世界的に先送り傾向にあり，同社は今回「２００７年上期にサンプル出荷，２００７年下期に量産」という…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全403字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜東芝がオランダＡＳＭＬの露光マスク技術 日本では初めてライセンス取得を公表
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜米Ｉｎｔｅｌ，低消費電力ＬＳＩに向けた ６５ｎｍルールのプロセス技術を発表へ
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜米Ｉｎｔｅｌ，「ＦＵＳＩゲート＋ひずみＳｉ」で オン電流を大幅改善
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜欠陥レベルは ドライ露光に「あと一歩」
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜高屈折率の液体とガラス材料は 同時にそろうか
