Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜米Ｉｎｔｅｌ，低消費電力ＬＳＩに向けた ６５ｎｍルールのプロセス技術を発表へ
日経マイクロデバイス 第245号 2005.11.1
| 掲載誌 | 日経マイクロデバイス 第245号（2005.11.1） |
|---|---|
| ページ数 | 1ページ （全295字） |
| 形式 | PDFファイル形式 （253kb） |
| 雑誌掲載位置 | 98ページ目 |
米Ｉｎｔｅｌ Ｃｏｒｐ．は，携帯型端末などに搭載する低消費電力ＬＳＩに向けた６５ｎｍルール製造プロセスの概要を明らかにした。新プロセスの「Ｐ１２６５」は，消費電力の抑制につながるリーク電流を大幅に減らすことを目的に開発した。６５ｎｍルールに基づく同社の既存のプロセス技術「Ｐ１２６４」に比べて，リーク電流を約１０００分の１にできるという。Ｐ１２６５を採用する最初のＬＳＩは２００７年に登場する予定と…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全295字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜世界半導体売上高が急反発 １〜８月実績は前年比５．８％増 ＳＩＡのコメントも強気基調に
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜東芝がオランダＡＳＭＬの露光マスク技術 日本では初めてライセンス取得を公表
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜ＮＥＣエレ，ｈｉｇｈ−ｋ使った６５ｎｍチップ ２００７年上期にサンプル出荷
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜米Ｉｎｔｅｌ，「ＦＵＳＩゲート＋ひずみＳｉ」で オン電流を大幅改善
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜欠陥レベルは ドライ露光に「あと一歩」
