Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●プロセサ・アレイ ロジックＬＳＩがプロセサ・アレイに進化 微細化に伴う設計工数の増加を抑制
日経マイクロデバイス 第242号 2005.8.1
| 掲載誌 | 日経マイクロデバイス 第242号（2005.8.1） |
|---|---|
| ページ数 | 2ページ （全2353字） |
| 形式 | PDFファイル形式 （214kb） |
| 雑誌掲載位置 | 86〜87ページ目 |
天野 英晴慶応義塾大学教授理工学部情報工学科 ２０１０〜２０２０年には，さまざまな種類のロジックＬＳＩがプロセサ・アレイに進化する。プロセサ・アレイとは，「多数の処理ユニット（プロセサ）が規則的（行列状）に並んだフィールド・プログラマブルなＬＳＩ」である。例えば，ＦＰＧＡ（ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）は，ＬＵＴ（ｌｏｏｋ ｕｐ ｔａｂｌｅ）ベースの処理ユニットが並ん…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「2ページ（全2353字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
- Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・経路 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●アナログ回路 高周波数と高動作電圧を両立 Ｓｉでミリ波帯ＳｏＣを構成
- Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●プログラマブル回路 ユーザーの手元でカスタマイズ 試作と量産の切れ目をなくす
- Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●オンチップ・バス チップ上にネットワークを実現 多数のＩＰコア間の通信を効率化
- Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●ＳｏＣアーキテクチャ 多数のＩＰコアと大容量メモリーを搭載 ヒトに近い情報処理が可能に
- Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●外部インタフェース ＬＳＩ入出力信号が電気から光に チップ演算能力を１００％引き出す
Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・経路 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●アナログ回路 高周波数と高動作電圧を両立 Ｓｉでミリ波帯ＳｏＣを構成
Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●プログラマブル回路 ユーザーの手元でカスタマイズ 試作と量産の切れ目をなくす
Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●オンチップ・バス チップ上にネットワークを実現 多数のＩＰコア間の通信を効率化
Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●ＳｏＣアーキテクチャ 多数のＩＰコアと大容量メモリーを搭載 ヒトに近い情報処理が可能に
Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●外部インタフェース ＬＳＩ入出力信号が電気から光に チップ演算能力を１００％引き出す
