Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●ＳｏＣアーキテクチャ 多数のＩＰコアと大容量メモリーを搭載 ヒトに近い情報処理が可能に
日経マイクロデバイス 第242号 2005.8.1
| 掲載誌 | 日経マイクロデバイス 第242号（2005.8.1） |
|---|---|
| ページ数 | 2ページ （全2380字） |
| 形式 | PDFファイル形式 （234kb） |
| 雑誌掲載位置 | 90〜91ページ目 |
川崎 郁也ルネサス テクノロジシステムソリューション第二事業部小沢 基一日立製作所中央研究所システムＬＳＩ研究部 ２０１０〜２０２０年における，「ＳｏＣ（ｓｙｓｔｅｍ ｏｎ ａ ｃｈｉｐ）アーキテクチャ」のイノベーションは，多数のプロセサ・コア／ＩＰコアと，大容量メモリーの搭載である。設計コストの増大が問題に 多数のプロセサ・コア／ＩＰコアと，大容量メモリーの搭載がイノベーションといえるのは，こう…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「2ページ（全2380字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
- Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●プロセサ・アレイ ロジックＬＳＩがプロセサ・アレイに進化 微細化に伴う設計工数の増加を抑制
- Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●オンチップ・バス チップ上にネットワークを実現 多数のＩＰコア間の通信を効率化
- Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●外部インタフェース ＬＳＩ入出力信号が電気から光に チップ演算能力を１００％引き出す
- Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●テスト設計 遅延による故障をアナログ的に判定 歩留まり早期改善を支援
- Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回路・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●設計言語 ハード，ソフト，検証を一括支援 マルチコアＳｏＣ開発の工数を削減
Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●プロセサ・アレイ ロジックＬＳＩがプロセサ・アレイに進化 微細化に伴う設計工数の増加を抑制
Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●オンチップ・バス チップ上にネットワークを実現 多数のＩＰコア間の通信を効率化
Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●外部インタフェース ＬＳＩ入出力信号が電気から光に チップ演算能力を１００％引き出す
Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回線・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●テスト設計 遅延による故障をアナログ的に判定 歩留まり早期改善を支援
Ｃｏｖｅｒ Ｓｔｏｒｙ 第３部 回路・設計 製造＆設計イノベーション 第３部 要素・技術〜回路・設計●設計言語 ハード，ソフト，検証を一括支援 マルチコアＳｏＣ開発の工数を削減
