技術レター［ＬＳＩ製造］〜米Ｉｎｔｅｌ，０．１３μｍ ロジックＬＳＩプロセスの 開発を完了
日経マイクロデバイス 第186号 2000.12.1
| 掲載誌 | 日経マイクロデバイス 第186号（2000.12.1） |
|---|---|
| ページ数 | 1ページ （全448字） |
| 形式 | PDFファイル形式 （27kb） |
| 雑誌掲載位置 | 138ページ目 |
微細化配線トランジスタ 米Ｉｎｔｅｌ Ｃｏｒｐ．は０．１３μｍルールのロジックＬＳＩプロセス技術を開発した。トランジスタはゲート長０．０７μｍ，ゲート酸化膜厚１．５ｎｍであり，１．３Ｖの低電圧動作を実現する。配線はデュアル・ダマシン構造の６層Ｃｕ配線であり，配線幅を縮小しながら抵抗値を削減するために配線のアスペクト比を１．６と高くした。層間絶縁膜には比誘電率が３．６のＳｉＯＦを採用した。０．１８μ…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全448字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
技術レター［ＬＳＩ製造］〜米Ｍｉｃｒｏｎ Ｔｅｃｈｎｏｌｏｇｙ ２００１年内に０．１５μｍへ １００％移行
技術レター［ＬＳＩ製造］〜ゲート長０．０９５μｍの システムＬＳＩ技術を ＮＥＣが開発
技術レター［パッケージ］〜台湾メーカーが新竹で システム・イン・パッケージ 技術を徹底討論
技術レター［パッケージ］〜Ｓｉ上に形成する 光導波路素子を 米国ベンチャが出荷
技術レター［ＬＣＤ（ディスプレイ）］〜大型基板対応と高精細 パネル対応を同時に 進める製造装置
