技術レター［ＬＳＩ設計］〜図研とエルピーダメモリが 次世代ＤＲＡＭ設計環境を 共同開発
日経マイクロデバイス 第186号 2000.12.1
| 掲載誌 | 日経マイクロデバイス 第186号（2000.12.1） |
|---|---|
| ページ数 | 1ページ （全246字） |
| 形式 | PDFファイル形式 （26kb） |
| 雑誌掲載位置 | 137ページ目 |
ＤＲＡＭ回路設計ＩＰ ０．１３μｍルールの２５６ＭビットＤＲＡＭの設計に対応する次世代ＤＲＡＭ設計システム「ＣＲ−５０００／Ｍｅｍｏｒｙ Ｄｅｓｉｇｎｅｒ」を，図研とエルピーダメモリ（旧ＮＥＣ日立メモリ）が共同開発した。国内外ベンダーの半導体レイアウト・システムや検証環境と柔軟に連携できることが特徴である。図研は今後，世界のＤＲＡＭメーカーへのシステム拡販，ＤＲＡＭ混載システムＬＳＩ分野への進出，…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全246字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
技術レター［ＬＳＩ設計］〜「ＩＳＳＣＣ２００１」 ギガ時代の 本格到来を告げる
技術レター［ＬＳＩ設計］〜Ｃｈａｒｔｅｒｅｄ，ＲＦ ＣＭＯＳ ロードマップを明らかに， ２００１年には０．１３μｍへ
技術レター［ＬＳＩ設計］〜Ｂｌｕｅｔｏｏｔｈ向け ソリューションが見えた 「Ｗｏｒｌｄ ＰＣ Ｅｘｐｏ ２０００」
技術レター［ＬＳＩ製造］〜２００３年，０．０９μｍで６Ｆ２独Ｉｎｆｉｎｅｏｎの ＤＲＡＭ微細化計画
技術レター［ＬＳＩ製造］〜米Ｍｉｃｒｏｎ Ｔｅｃｈｎｏｌｏｇｙ ２００１年内に０．１５μｍへ １００％移行
