ＮｅｗｓＬｅｔｔｅｒ 実装・一般電子部品〜ＡＳＥＴが開発中の 次世代３次元積層技術の 概要が明らかに
日経マイクロデバイス 第178号 2000.4.1
| 掲載誌 | 日経マイクロデバイス 第178号（2000.4.1） |
|---|---|
| ページ数 | 1ページ （全580字） |
| 形式 | PDFファイル形式 （29kb） |
| 雑誌掲載位置 | 144ページ目 |
３次元実装パッケージ製造技術 超先端電子技術開発機構（ＡＳＥＴ）が開発を進めている次世代３次元積層技術の概要が明らかになった。開発リーダーであるＡＳＥＴの電子ＳＩ技術研究部筑波研究センタ室長の高橋健司氏が示した。開発するのは，ＬＳＩプロセスが完了したウエーハに貫通ビアを形成し，個片に切り分けた後，チップ状態で積層接続する技術。電極ピッチ２０μｍ，動作周波数１ＧＨｚ以上を目標にする。良品チップだけを…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全580字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
ＮｅｗｓＬｅｔｔｅｒ ＬＣＤ〜供給不足が懸念される ＴＦＴ液晶ドライバＬＳＩで ＮＥＣと三洋電機が提携
ＮｅｗｓＬｅｔｔｅｒ ＬＣＤ〜高反射率の電極材料を 製品化したフルヤ金属が ジオマテックと提携へ
ＮｅｗｓＬｅｔｔｅｒ 実装・一般電子部品〜米Ｔｒｕ−Ｓｉ Ｔｅｃｈｎｏｌｏｇｉｅｓと 米ＬＳＩ Ｌｏｇｉｃが次世代の パッケージ技術を共同開発
ＮｅｗｓＬｅｔｔｅｒ 実装・一般電子部品〜高速・高密度の パッケージ技術開発 世界の５大学が協力
ＮｅｗｓＬｅｔｔｅｒ 実装・一般電子部品〜米Ｔｅｓｓｅｒａが 次世代ＣＳＰの量産技術を 三井ハイテックと共同開発
