Ｒｅｐｏｒｔ［ＬＳＩ］〜Ｔｅｓｓｅｒａの次世代パッケージ技術積層メモリーを薄型・大容量化
日経マイクロデバイス　第264号　2007.6.1

この記事の情報
掲載誌	日経マイクロデバイス　第264号（2007.6.1）
ページ数	1ページ　（全2340字）
形式	PDFファイル形式　（467kb）
雑誌掲載位置	90ページ目

　米Ｔｅｓｓｅｒａ　Ｔｅｃｈｎｏｌｏｇｉｅｓ，　Ｉｎｃ．が，既存手法に比べて薄くできるチップ積層技術を開発した注１）（図１（ａ））。チップとプリント基板とを接続する端子の高さを，最も低くした場合に２５μｍへと低背化できる。薄型パッケージとして現在主流のＣＳＰ（ｃｈｉｐ　ｓｉｚｅ　ｐａｃｋａｇｅ）では，チップとプリント基板との接続に高さ４００μｍ程度のハンダ・ボールを一般には使う。このため，新技術で…