Ｉｎｓｉｄｅ　ＥＤＡ〜１日で１０００万ゲートのＬＳＩを　レイアウト設計する
日経マイクロデバイス　第256号　2006.10.1

この記事の情報
掲載誌	日経マイクロデバイス　第256号（2006.10.1）
ページ数	5ページ　（全5815字）
形式	PDFファイル形式　（362kb）
雑誌掲載位置	65〜69ページ目

設計が大規模になれば階層的に処理する。こんな当たり前のことが，チップのレイアウト設計ではあまり実行されてこなかった。バジェッティングと呼ばれる，パスのタイミングをブロックに割り付ける作業を人手で処理する際の負荷が大きく，時間短縮という階層処理のメリットが相殺されてしまうためである。今回ＮＥＣは，回路ブロックの境界を自動的に最適化する技術を開発し，バジェッティングを不要にした。人手で２カ月かかってい…