Ｔｕｔｏｒｉａｌ　本命で斬るプロセス装置技術総覧　第７回●ｌｏｗ−ｋ配線プロセス〜第７回●ｌｏｗ−ｋ配線プロセス　ＵＶ照射や保護膜形成を駆使　ポーラス材料の弱点を補う
日経マイクロデバイス　第255号　2006.9.1

この記事の情報
掲載誌	日経マイクロデバイス　第255号（2006.9.1）
ページ数	8ページ　（全10482字）
形式	PDFファイル形式　（514kb）
雑誌掲載位置	102〜109ページ目

小林　伸好日本エー・エス・エム　インテグレーション技術統括連載の第７回では，ＬＳＩ配線の寄生容量を削減する低誘電率（ｌｏｗ−ｋ）膜プロセスを取り上げる。ＬＳＩ配線は，微細化とともに隣り合う配線と接近するようになって，寄生容量が増加する。この結果，信号の遅延や干渉が増えてしまう。このような問題を解決する技術として期待されているのが，ｌｏｗ−ｋ膜である。ただし，従来の絶縁膜に比べて機械的強度が弱くなる…