Ｒｅｐｏｒｔ［ＥＤＡ］〜遅延故障のテスト・パターンの新評価法 ＳＴＡＲＣが開発
日経マイクロデバイス 第247号 2006.1.1
| 掲載誌 | 日経マイクロデバイス 第247号（2006.1.1） |
|---|---|
| ページ数 | 2ページ （全2231字） |
| 形式 | PDFファイル形式 （226kb） |
| 雑誌掲載位置 | 101〜102ページ目 |
半導体理工学研究センター（ＳＴＡＲＣ）は，ＬＳＩの遅延故障テストを高精度かつ低コストで実施できる新たなテスト・パターン評価法「Ｓｔａｔｉｓｔｉｃａｌ Ｄｅｌａｙ Ｑｕａｌｉｔｙ Ｍｏｄｅｌ（ＳＤＱＭ）」を開発した。プロセスの微細化で遅延故障が大きな問題になっていることに応えた。遅延故障とは，信号パスの遅延時間が想定値よりも大きくなってしまうことを指す。 例えば，ＯＰＣ（光学近接効果補正）がうまく…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「2ページ（全2231字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｒｅｐｏｒｔ［ＬＳＩ］〜Ｉｎｆｉｎｅｏｎがメモリー事業を分離 ＤＲＡＭライン再利用の価値が消失
Ｒｅｐｏｒｔ［ＭＥＭＳ］〜国産のＭＥＭＳ設計・解析ツール 「ＭｅｍｓＯＮＥ」の概要が明らかに
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜２００５年の半導体トップ２５ ７社が２ケタ成長 日本企業の沈下傾向は続く
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜「４５ｎｍ世代に匹敵する性能を得た」 ＮＥＣエレクトロニクスが ５５ｎｍ世代のＣＭＯＳ技術を発表
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜６５ｎｍ世代の超低消費電力プロセス Ｉｎｔｅｌが初披露 ０．７Ｖ動作をアピール
