Ｓｐｅｃｉａｌ　Ｆｅａｔｕｒｅ　囲み〜カギは小規模な回路ブロック　設計生産性を約１０倍改善
日経マイクロデバイス　第224号　2004.2.1

この記事の情報
掲載誌	日経マイクロデバイス　第224号（2004.2.1）
ページ数	1ページ　（全933字）
形式	PDFファイル形式　（148kb）
雑誌掲載位置	54ページ目

　ＦａｂｒｉｘのＲａｐｉｄＰｌａｎｎｅｒは，例えば４００万ゲート程度のチップのネット・リストを投入して２時間弱で同チップを解析し，「レポート」を出力する。このレポートは，所望のタイミング・性能やチップ面積，その他の条件を満たす上で，問題になりそうな制約条件や論理を指摘する。これには，フォールス・パスやマルチサイクル・パスの可能性も含まれる。　この「レポート」を基に，詳細な物理設計（配置配線設計）よ…