Ｒｅｐｏｒｔ［Ｌｏｇｉｃ］〜ＩＥＤＭプレビュー（ＳｏＣ） トランジスタ性能向上へ「総力戦」
日経マイクロデバイス 第220号 2003.10.1
| 掲載誌 | 日経マイクロデバイス 第220号（2003.10.1） |
|---|---|
| ページ数 | 1ページ （全1504字） |
| 形式 | PDFファイル形式 （56kb） |
| 雑誌掲載位置 | 93ページ目 |
トランジスタの性能向上は「総力戦」で挑む。ゲート電極にメタル材料，ゲート絶縁膜には高誘電率（ｈｉｇｈ−ｋ）膜，チャネルにはひずみＳｉやＧｅ，デバイス構造はダブル・ゲートやＦｉｎＦＥＴといった具合にあらゆる技術を組み合わせる。ここ数年でトランジスタの各部分に対する改良アイデアが続出したが，それぞれに欠点を抱えている。ｈｉｇｈ−ｋゲート絶縁膜は移動度を劣化させる，メタル・ゲートはＣＭＯＳの実現が難し…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全1504字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｒｅｐｏｒｔ［Ｌｏｇｉｃ］〜携帯電話機の微修正に向け ロジックＩＣを１ｍｍ角に縮小
Ｒｅｐｏｒｔ〜ＩＥＤＭプレビュー（新分野） 電子の服や人工の皮膚が登場
Ｒｅｐｏｒｔ［Ｍｅｍｏｒｙ］〜ＦｅＲＡＭ向けＰＺＴ薄膜 リーク特性を三〜四ケタ改善
Ｒｅｐｏｒｔ［Ｍｅｍｏｒｙ］〜相次ぎ登場する７０〜６５ｎｍパターン 等倍マスク技術が進展
Ｒｅｐｏｒｔ［Ｌｏｇｉｃ］〜米Ｉｎｔｅｌの最新Ｓｉデバグ技術 不良の特定期間を大幅短縮
