技術レター［パッケージ＆ＦＰＤ］〜具体化するＡＳＥＴの　３次元積層接続技術　ＬＳＩ配線長を大幅短縮
日経マイクロデバイス　第202号　2002.4.1

この記事の情報
掲載誌	日経マイクロデバイス　第202号（2002.4.1）
ページ数	1ページ　（全568字）
形式	PDFファイル形式　（92kb）
雑誌掲載位置	31ページ目

システム集積化ＬＳＩ配線研究・開発　Ｓｉチップを貫通するＣｕビアによって，複数のＬＳＩを３次元的に積層接続する技術が具体化してきた（図１）。実用化できれば，ＬＳＩ多層配線の上層部を置き換え，ＬＳＩ全体の配線長を大幅に短縮することなどが可能になる。この技術は超先端電子技術開発機構（ＡＳＥＴ）が１９９９年度から５年計画で開発を進めているが，これまでは加工や成膜などの要素技術の開発にとどまっていた。今回…