解説［ＬＳＩ製造］〜性能改善とリーク電流削減を目指し トランジスタ構造を一新
日経マイクロデバイス 第200号 2002.2.1
| 掲載誌 | 日経マイクロデバイス 第200号（2002.2.1） |
|---|---|
| ページ数 | 6ページ （全5224字） |
| 形式 | PDFファイル形式 （300kb） |
| 雑誌掲載位置 | 83〜88ページ目 |
米Ｉｎｔｅｌ Ｃｏｒｐ．Ｒｏｂｅｒｔ ＣｈａｕＧｅｒａｌｄ Ｍａｒｃｙｋ 高い駆動能力と低い消費電力を両立することを目指し，新しいＣＭＯＳ ＦＥＴ構造を考案した。このトランジスタ構造によって，従来のバルクＳｉ構造や部分空乏型ＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）構造より優れたトランジスタ特性を達成できる。われわれは，今回のトランジスタ構造が２００５年以降のロジックＬＳＩにとっての有望な…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 550円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「6ページ（全5224字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
解説［ＬＳＩ製造］〜０．１μｍ以降のトランジスタ 材料・構造を相次ぎ変更
解説［ＬＳＩ製造］ 囲み〜米Ｉｎｔｅｌの１５ｎｍトランジスタ「２００１ ＩＥＤＭ」では発表せず
論文［ＬＳＩ製造］〜ＭＲＡＭ技術のセル構造 動作メカニズムを詳述
解説［ＬＳＩ製造］〜独Ｉｎｆｉｎｅｏｎの ３００ｍｍ量産ラインの全貌
論文［ＬＳＩ設計］〜システムＬＳＩ技術基盤の課題 ＩＰ検索・評価・品質を解決
