技術レター［ＬＳＩ製造＆ＬＳＩ設計］〜コストを１／１０に　下げる３次元構造の　メモリーが登場
日経マイクロデバイス　第199号　2002.1.1

この記事の情報
掲載誌	日経マイクロデバイス　第199号（2002.1.1）
ページ数	1ページ　（全306字）
形式	PDFファイル形式　（26kb）
雑誌掲載位置	31ページ目

低コスト化メモリー３次元ＬＳＩ　米Ｍａｔｒｉｘ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，　Ｉｎｃ．は，従来に比べてコストを１／１０に下げる３次元構造のメモリー技術を開発したと発表した。標準のフラッシュ・メモリーの利用環境で使えるが，書き込みは１回だけである。チップを積層するのではなく，標準的なＬＳＩ製造プロセスを使い，同一チップ内に多層のメモリー・セルを作りこむ。まず８層構造の５１２Ｍビットのメモリーを製品化…