技術レター［ＬＳＩ設計］〜０．１３μｍプロセスの ロジックＬＳＩを 相次いで実用化
日経マイクロデバイス 第185号 2000.11.1
| 掲載誌 | 日経マイクロデバイス 第185号（2000.11.1） |
|---|---|
| ページ数 | 1ページ （全629字） |
| 形式 | PDFファイル形式 （25kb） |
| 雑誌掲載位置 | 64ページ目 |
ロジックＬＳＩシステムＬＳＩ微細化 ０．１３μｍプロセス，ゲート長０．１２〜０．１１μｍのロジックＬＳＩの出荷を各社が始める。オランダＰｈｉｌｉｐｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ社，東芝，台湾Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏ．， Ｌｔｄ．（ＴＳＭＣ）などが相次ぎ発表した（ＴＳＭＣに関しては本号，ｐｐ．７２−７３に詳細）。 ゲート長０．１２μｍのプロセス「Ｃ…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全629字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
技術レター［ＬＳＩ設計］〜インターネットの ハード化を実現するＩＰ 市場への浸透始まる
技術レター［ＬＳＩ設計］〜Ｌｉｎｕｘで設計環境構築 米Ｓｙｎｏｐｓｙｓが一気に １７品種を投入
技術レター［ＬＳＩ製造］〜「２０００ ＩＥＤＭ」，進む ゲート絶縁膜の高誘電率化 メモリーは再び高集積志向
技術レター［ＬＳＩ製造］〜次世代の生産技術や 歩留まり解析技術が 注目集めた「ＩＳＳＭ２０００」
技術レター［ＬＳＩ製造］〜エルピーダメモリが ０．１３μｍの２５６Ｍで先行 同一チップで２方式に対応
