特集　Ｐａｒｔ３〜設計要求に合わせて構造変更　Ｃｕ配線遅延を最大２５％削減
日経マイクロデバイス　第178号　2000.4.1

この記事の情報
掲載誌	日経マイクロデバイス　第178号（2000.4.1）
ページ数	6ページ　（全6656字）
形式	PDFファイル形式　（127kb）
雑誌掲載位置	62〜67ページ目

ケーススタディ（２）配線ＬＳＩ製造ＬＳＩ設計配線技術Ｃｕ微細化今後のＬＳＩ配線は，設計と製造を統合的に取り扱うことによるチップ・レベルの性能向上が必須になる。この先駆けとして，同一層内に２種類の厚さのＣｕ配線を形成する「トリプル・ダマシン」技術をＮＥＣが開発した。設計要求に合わせてＣｕ配線の寄生抵抗を変えることにより，クリティカル・パスの配線遅延を最大２５％削減できる。この結果，チップ面積を増やさ…