Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜東芝のＣｅｌｌ応用ＳｏＣと新ＳｏＣプラットフォームを「見た！」
日経マイクロデバイス 第269号 2007.11.1
| 掲載誌 | 日経マイクロデバイス 第269号（2007.11.1） |
|---|---|
| ページ数 | 1ページ （全394字） |
| 形式 | PDFファイル形式 （302kb） |
| 雑誌掲載位置 | 122ページ目 |
東芝は，「Ｃｅｌｌ Ｂｒｏａｄｂａｎｄ Ｅｎｇｉｎｅ」のプロセサ・コア「ＳＰＥ（Ｓｙｎｅｒｇｉｓｔｉｃ Ｐｒｏｃｅｓｓｏｒ Ｅｌｅｍｅｎｔ）」を４個集積した，メディア・ストリーミング処理プロセサ・チップ「ＳｐｕｒｓＥｎｇｉｎｅ」を「ＣＥＡＴＥＣ ＪＡＰＡＮ ２００７」で展示した。今回のチップは６５ｎｍ世代のプロセスで製造したという。見たところ，チップの大きさは１ｃｍ×１ｃｍ弱といった感じで，ＳＰ…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全394字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
- Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜東芝，Ｃｅｌｌ ＢＥのＳＰＥを搭載の新・画像処理プロセサを「ＣＥＡＴＥＣ ＪＡＰＡＮ ２００７」で発表
- Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜ＮＥＣエレクトロニクスＥＳＤ耐量が３０％向上して面積が２／３に削減した保護回路を開発
- Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜富士通，電子デバイス事業の営業と顧客向け開発の体制を再編
- Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜「手を抜いたところにバグが必ず残る」ＥＳＬ検証の重要性を富士通が講演
- Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜米Ｉｎｔｅｌが語る，回路の視点で見たカーボン・ナノチューブ・トランジスタの課題，
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜東芝，Ｃｅｌｌ ＢＥのＳＰＥを搭載の新・画像処理プロセサを「ＣＥＡＴＥＣ ＪＡＰＡＮ ２００７」で発表
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜ＮＥＣエレクトロニクスＥＳＤ耐量が３０％向上して面積が２／３に削減した保護回路を開発
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜富士通，電子デバイス事業の営業と顧客向け開発の体制を再編
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜「手を抜いたところにバグが必ず残る」ＥＳＬ検証の重要性を富士通が講演
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜米Ｉｎｔｅｌが語る，回路の視点で見たカーボン・ナノチューブ・トランジスタの課題，
