Tech−On!Ranking[EDA]〜NECエレクトロニクスESD耐量が30%向上して面積が2/3に削減した保護回路を開発
日経マイクロデバイス 第269号 2007.11.1
掲載誌 | 日経マイクロデバイス 第269号(2007.11.1) |
---|---|
ページ数 | 1ページ (全313字) |
形式 | PDFファイル形式 (302kb) |
雑誌掲載位置 | 122ページ目 |
NECエレクトロニクスは,9月18日,同社が開発した新たなESD(electrostatic discharge)保護回路について発表した。バラスト抵抗を従来のシリサイド・ブロックからコンタクト孔に替える。さらに,バラスト抵抗上にメタルを追加した。既存の保護回路に比べてESD耐量が30%向上した上に,ESD保護回路を含むチップの入出力回路の面積を2/3に削減できた。これはチップ面積全体では,2〜…
記事の購入(ダウンロード)
購入には会員登録が必要です 会員登録はこちら
価格 330円(税込)
他のIDで購入する
G-Search ミッケ!は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ(全313字)」です。ご購入の前に記事の内容と文字数をお確かめください。
(注)特集のトビラ、タイトルページなど、図案が中心のページもございます。
- Tech−On!Ranking[EDA]〜車載マイコンはこうあるべきデンソーのLSI開発者が語る車載用マイコンやLSIに関する複数の考え方
- Tech−On!Ranking[EDA]〜東芝,Cell BEのSPEを搭載の新・画像処理プロセサを「CEATEC JAPAN 2007」で発表
- Tech−On!Ranking[EDA]〜東芝のCell応用SoCと新SoCプラットフォームを「見た!」
- Tech−On!Ranking[EDA]〜富士通,電子デバイス事業の営業と顧客向け開発の体制を再編
- Tech−On!Ranking[EDA]〜「手を抜いたところにバグが必ず残る」ESL検証の重要性を富士通が講演