Ｉｎｓｉｄｅ ＥＤＡ〜統計的解析によるバラつき対策を早期実用化 チップの特徴に合わせたツールを開発
日経マイクロデバイス 第257号 2006.11.1
| 掲載誌 | 日経マイクロデバイス 第257号（2006.11.1） |
|---|---|
| ページ数 | 6ページ （全6103字） |
| 形式 | PDFファイル形式 （388kb） |
| 雑誌掲載位置 | 83〜88ページ目 |
プロセス微細化によるバラつきを設計段階で考慮できる統計的タイミング解析ツール「ＳＳＴＡ：ｓｔａｔｉｓｔｉｃａｌ ｓｔａｔｉｃ ｔｉｍｉｎｇ ａｎａｌｙｚｅｒ」が注目を集めている。多くのＳＳＴＡが研究レベルにとどまるなか，富士通はサーバー向けのハイエンド・プロセサに続いて，２００６年１０月からＡＳＩＣやＳｉファウンドリでもＳＳＴＡを使えるようにした。同社はそれぞれのチップの特徴に合わせて最適なＳＳＴ…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 550円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「6ページ（全6103字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｉｎｓｉｄｅ ＬＳＩ〜連載（１） 半導体業界の変調 その本質を読む
Ｉｎｓｉｄｅ ＬＳＩ 半導体業界の変調，その本質を読む〜ネットワークが半導体産業を変質 事業モデル再構築は避けられない
Ｒｅｐｏｒｔ［ＭＥＭＳ］〜ＭＥＭＳデバイスの新規参入 民生機器分野で相次ぐ
Ｒｅｐｏｒｔ［ＬＳＩ］〜４５ｎｍ量産開始は２００７年第３四半期 台湾ＴＳＭＣが技術ロードマップを発表
Ｒｅｐｏｒｔ［ＬＳＩ］〜量産に向け最終段階の液浸露光技術 ３２ｎｍ狙う高屈折率材料にも期待
