Ｉｎｓｉｄｅ　ＬＳＩ　第３回低誘電率層間絶縁膜（１）〜第３回　低誘電率層間絶縁膜（１）　実用段階に来たポーラスｌｏｗ−ｋ膜　空孔の密閉で弱点を克服
日経マイクロデバイス　第234号　2004.12.1

この記事の情報
掲載誌	日経マイクロデバイス　第234号（2004.12.1）
ページ数	8ページ　（全8588字）
形式	PDFファイル形式　（230kb）
雑誌掲載位置	147〜154ページ目

小林　伸好，大橋　直史半導体先端テクノロジーズ（Ｓｅｌｅｔｅ）　第一研究部技術的な難易度の高さから常に先送りされてきたポーラス低誘電率（ｌｏｗ−ｋ）膜が，ようやく実用化のフェーズを迎えた。半導体先端テクノロジーズ（Ｓｅｌｅｔｅ）は空孔を密閉するプロセス技術を駆使し，ポーラスｌｏｗ−ｋ膜の弱点であるボイド欠陥やメタル染み込みといった問題を解決した。すでにｈｐ６５向け配線モジュールとして電気特性や信頼…