Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ２〜回路・トランジスタを変えずに ２５％高速化，５４％低電力化
日経マイクロデバイス 第219号 2003.9.1
| 掲載誌 | 日経マイクロデバイス 第219号（2003.9.1） |
|---|---|
| ページ数 | 8ページ （全9021字） |
| 形式 | PDFファイル形式 （189kb） |
| 雑誌掲載位置 | 38〜45ページ目 |
チップ内の製造バラつきが顕在化する方向が，９０ｎｍプロセス技術ノード以降で見えている。この製造バラつきの問題を設計技術で解決する手法を半導体ＭＩＲＡＩプロジェクトが開発した。あらかじめクロック回路にプログラマブル遅延回路を挿入し，遅延回路をチップ製造後に調整する。機能回路の構成やトランジスタ性能を変更せず，クロック周波数の２５％向上，消費電力の５４％削減，設計工数の２０％削減という三つを同時に達成…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 550円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「8ページ（全9021字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｃｏｖｅｒ Ｓｔｏｒｙ とびら〜歩留まり上げる設計 設計効率上げる製造
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ１〜先行組織の事例が登場 「最先端は儲からない」を克服
Ｃｏｖｅｒ Ｓｔｏｒｙ Ｐａｒｔ３〜設計と露光のツールを統合 歩留まり・コスト改善へ
Ｉｎｓｉｄｅ Ｌｏｇｉｃ〜電力変えずに動作周波数２倍 高速ｎＭＯＳ回路を自動設計
Ｉｎｓｉｄｅ Ｍｅｍｏｒｙ〜新露光技術「液浸」が急展開 ４５ｎｍ向けに戦略を再構築
