Ｄｅｔａｉｌｓ 実装・一般電子部品〜４層以上の３次元化に道 低コストでパッケージを 積層するＣＳＰ技術が登場
日経マイクロデバイス 第180号 2000.6.1
| 掲載誌 | 日経マイクロデバイス 第180号（2000.6.1） |
|---|---|
| ページ数 | 1ページ （全1222字） |
| 形式 | PDFファイル形式 （38kb） |
| 雑誌掲載位置 | 176ページ目 |
３次元実装ＣＳＰ低コスト化低コストで４層以上に３次元化できるＣＳＰ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅ）技術を東芝 セミコンダクター社とミスズ工業が共同開発した。１層当たりのコストを従来のＣＳＰに比べて約２０％削減できる。これまで，４層以上に積層化しようとすると，コストが急激に高くなるという問題があった。今回の技術はその問題を解決する。 複数のＬＳＩを積層して実装面積を小さくできる積層ＣＳＰ（ｃｈ…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全1222字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｄｅｔａｉｌｓ ＬＣＤ〜韓国サムスン電子 ４枚マスクの ＴＦＴ製造技術を明らかに
産業ニュース〜産業ニュース
Ｍａｔｅｒｉａｌｓ Ｓｏｌｕｔｉｏｎ〜世界で初めて機器に搭載 カシオが小型と低コストを両立
Ｅｑｕｉｐｍｅｎｔ Ｓｏｌｕｔｉｏｎ 寄稿１〜加熱する３００ｍｍ工場投資 ３２本の新ラインが建設へ
Ｅｑｕｉｐｍｅｎｔ Ｓｏｌｕｔｉｏｎ〜０．１８μｍ以降のシステムＬＳＩ開発 危機的状況を打破する技術登場
