Ｓｅｌｅｃｔｅｄ Ｓｈｏｒｔｓ〜東芝とソニー，６５ｎｍのＤＲＡＭ混載技術を開発
日経エレクトロニクス 第837号 2002.12.16
| 掲載誌 | 日経エレクトロニクス 第837号（2002.12.16） |
|---|---|
| ページ数 | 1ページ （全501字） |
| 形式 | PDFファイル形式 （198kb） |
| 雑誌掲載位置 | 44ページ目 |
東芝とソニーは，最小加工寸法６５ｎｍで製造するシステムＬＳＩ向けのＤＲＡＭ混載ＣＭＯＳ技術を共同開発した。この技術を使って１ＭビットのＤＲＡＭアレイを試作し，基本動作を確認したという。２００４年３月末までに試作品の出荷を始める予定である。動画像など大量のデータを高速に処理することが求められる，ブロードバンド機器向けマイクロプロセサなどに適用する。ＤＲＡＭ部のメモリ・セル面積は０．１１μｍ２，ＳＲ…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全501字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｓｅｌｅｃｔｅｄ Ｓｈｏｒｔｓ〜ゴマ粒チップ関連の新団体「ＳＡＬ」が登場 電池付き無線タグの普及推進へ
Ｓｅｌｅｃｔｅｄ Ｓｈｏｒｔｓ〜ＩＢＭはゲート長６ｎｍの トランジスタを試作
Ｓｅｌｅｃｔｅｄ Ｓｈｏｒｔｓ〜東芝，単電子トランジスタで乱数発生回路を１μｍ角に
Ｓｅｌｅｃｔｅｄ Ｓｈｏｒｔｓ〜ＮＴＴドコモの「５０５ｉ」 ＱＶＧＡを標準搭載か
Ｓｅｌｅｃｔｅｄ Ｓｈｏｒｔｓ〜韓国ＬＧ．Ｐｈｉｌｉｐｓ ＬＣＤ社が 世界最大の５２インチ液晶
