新製品ニュース〜 ０．２５ｎｍルールで作るＣＭＯＳゲートアレイ 信頼性やチップ単価などでＦＰＧＡに対抗
日経エレクトロニクス 第789号 2001.2.12
| 掲載誌 | 日経エレクトロニクス 第789号（2001.2.12） |
|---|---|
| ページ数 | 1ページ （全658字） |
| 形式 | PDFファイル形式 （171kb） |
| 雑誌掲載位置 | 74ページ目 |
ＮＥＣ（ＮＥＣエレクトロンデバイス）は，０．２５ｎｍＣＭＯＳゲートアレイ「ＣＭＯＳ─１０ＨＤファミリ」の受注を開始した。サンプル出荷開始は２００１年３月。量産開始は同年４月の予定。 最近，集積度の低いＡＳＩＣ市場では，ゲートアレイに代わり，ユーザが手元でカスタマイズできるＦＰＧＡやＣＰＬＤに注目が集まっているが，「チップ単価，性能，量産性，そして特に信頼性の点で，ＦＰＧＡやＣＰＬＤはゲートアレイ…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全658字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
新製品ニュース〜電子透かしの処理機能などを加えた ＤＶＤ−Ｖｉｄｅｏ／−Ａｕｄｉｏプレーヤ用バックエンドＬＳＩ
新製品ニュース〜ＤＶＩインタフェース用ＬＳＩ オーディオ・データ転送機能も備える
新製品ニュース〜携帯電話機用データ通信ＬＳＩ ＣＭＯＳプロセスで１チップに
新製品ニュース〜ＷＡＮ装置向けの通信ＬＳＩ ４５Ｍビット／秒のフレームを６２２Ｍビット／秒に変換
新製品ニュース〜小型でオン抵抗が１００ｍΩ以下の ｐチャネル型パワーＭＯＳ ＦＥＴ
