Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜富士通と富士通研究所が 統計的タイミング解析の実設計への 適用法を明らかに
日経マイクロデバイス 第255号 2006.9.1
| 掲載誌 | 日経マイクロデバイス 第255号（2006.9.1） |
|---|---|
| ページ数 | 1ページ （全260字） |
| 形式 | PDFファイル形式 （238kb） |
| 雑誌掲載位置 | 100ページ目 |
富士通と富士通研究所は，統計的タイミング・アナライザ（ＳＳＴＡ：ｓｔａｔｉｓｔｉｃａｌ ｓｔａｔｉｃ ｔｉｍｉｎｇ ａｎａｌｙｚｅｒ）を実際のチップ設計に適用する手法について，２００６年７月１２日に静岡県浜松市で情報処理学会が開催の「ＤＡシンポジウム ２００６」で発表した。ＳＳＴＡは微細化で顕在化してきたプロセスのバラつきを考慮したタイミング解析や歩留まり予測への利用が期待される。実設計への適用…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全260字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
- Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＭＥＭＳ］〜加速度センサーの米ベンチャ 「ＰＳ２」向けコントローラ製品化へ
- Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＭＥＭＳ］〜連載「ＭＥＭＳ ｏｎ ＭＯＴ」（２２） 正しい「ナノテク＋ＭＥＭＳ」
- Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜ＮＥＣがＣ言語ベースのＬＳＩ設計ツール群 チップ全体をＣ言語で設計／検証 「２０１０年に２００億円売る」
- Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜ＮＥＣ，５０００万トランジスタ超の 高速ＬＳＩのバックエンド設計期間を１／３に バジェッティングの作業を不要にして実現
- Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜２０年ぶりにアーキテクチャ変更 東芝の８ビット・マイコン開発者に聞く
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＭＥＭＳ］〜加速度センサーの米ベンチャ 「ＰＳ２」向けコントローラ製品化へ
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＭＥＭＳ］〜連載「ＭＥＭＳ ｏｎ ＭＯＴ」（２２） 正しい「ナノテク＋ＭＥＭＳ」
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜ＮＥＣがＣ言語ベースのＬＳＩ設計ツール群 チップ全体をＣ言語で設計／検証 「２０１０年に２００億円売る」
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜ＮＥＣ，５０００万トランジスタ超の 高速ＬＳＩのバックエンド設計期間を１／３に バジェッティングの作業を不要にして実現
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜２０年ぶりにアーキテクチャ変更 東芝の８ビット・マイコン開発者に聞く
