Report[LSI]〜3次元メモリーが小容量市場に攻勢 チップ面積をフラッシュの1/4〜1/3に
日経マイクロデバイス 第240号 2005.6.1
掲載誌 | 日経マイクロデバイス 第240号(2005.6.1) |
---|---|
ページ数 | 2ページ (全2834字) |
形式 | PDFファイル形式 (82kb) |
雑誌掲載位置 | 84〜85ページ目 |
1Gビット以下の小容量メモリー市場の攻略を狙い,3次元メモリーが攻勢に打って出る。米Matrix Semiconductor, Inc.は,2005年第3四半期に3次元メモリーでは初となる1Gビット品を含む第3世代品を市場に投入する注1)。新たにチップ面積削減技術を導入し,小容量市場でのNAND型フラッシュ・メモリーに対するコスト競争力を高めた。狙う市場は,ゲーム機向けコンテンツ格納ROM,デジ…
記事の購入(ダウンロード)
購入には会員登録が必要です 会員登録はこちら
価格 330円(税込)
他のIDで購入する
G-Search ミッケ!は雑誌を記事ごとに販売するサービスです。
この記事は「2ページ(全2834字)」です。ご購入の前に記事の内容と文字数をお確かめください。
(注)特集のトビラ、タイトルページなど、図案が中心のページもございます。