ＷＥＢ　Ａｃｃｅｓｓ　Ｒａｎｋｉｎｇ［Ｌｏｇｉｃ］〜ＮＥＣエレクロトニクス　６５ｎｍのｈｉｇｈ−ｋ技術を展示
日経マイクロデバイス　第233号　2004.11.1

この記事の情報
掲載誌	日経マイクロデバイス　第233号（2004.11.1）
ページ数	1ページ　（全377字）
形式	PDFファイル形式　（233kb）
雑誌掲載位置	99ページ目

　ＮＥＣエレクトロニクスは，６５ｎｍノード（ｈｐ９０）で導入する高誘電率（ｈｉｇｈ−ｋ）ゲート絶縁膜技術を「ＣＥＡＴＥＣ　ＪＡＰＡＮ　２００４」に出展した。導入するｈｉｇｈ−ｋ膜はＭＯＣＶＤで形成したＨｆＳｉＯＮで，多結晶Ｓｉゲート電極と組み合わせる。通常，この組み合わせでは「フェルミ・レベル・ピニング」と呼ぶしきい電圧シフトが起きてしまうが，ＮＥＣエレクトロニクスではこの現象を逆に利用し，低いチ…