技術速報〜米ＡＭＤ社と富士通，多値技術を用いたフラッシュＥＥＰＲＯＭを　共同開発，２Ｆ２（Ｆは最小加工寸法）と最小のセル面積を実現
日経エレクトロニクス　第797号　2001.6.4

この記事の情報
掲載誌	日経エレクトロニクス　第797号（2001.6.4）
ページ数	1ページ　（全611字）
形式	PDFファイル形式　（30kb）
雑誌掲載位置	25ページ目

　米ＡＭＤ，Ｉｎｃ．と富士通は，フラッシュＥＥＰＲＯＭのコストを半減するメモリ・セル技術「Ｍｉｒｒｏｒ　Ｂｉｔ　Ａｒｃｈｉｔｅｃｔｕｒｅ」を共同開発した。セル内の物理的に異なる二つの位置に１ビットずつデータを格納する，いわゆる２ビット／セルの多値技術を用いる。セルの構造は，イスラエルＳａｉｆｕｎ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ　Ｌｔｄ．の「ＮＲＯＭ」に酷似する（本誌２００１年５月２１日号のｐ．３１に…