Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜Ｃａｄｅｎｃｅが新設計手法論理設計とレイアウト設計の間の手戻りを削減
日経マイクロデバイス 第267号 2007.9.1
| 掲載誌 | 日経マイクロデバイス 第267号（2007.9.1） |
|---|---|
| ページ数 | 1ページ （全345字） |
| 形式 | PDFファイル形式 （299kb） |
| 雑誌掲載位置 | 105ページ目 |
米Ｃａｄｅｎｃｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍｓ，Ｉｎｃ．は，ＬＳＩの論理設計とレイアウト設計の間における設計クロージャ（収束）の課題解決を狙った設計手法「Ｃａｄｅｎｃｅ Ｌｏｇｉｃ Ｄｅｓｉｇｎ Ｔｅａｍ Ｓｏｌｕｔｉｏｎ」を「ＤＡ ＳＨＯＷ／ＣＤＮＬｉｖｅ！ Ｊａｐａｎ ２００７」で発表した。論理合成段階において実際のレイアウト・エンジンに基づく高精度のタイミング情報を使って，消費電力や回路面…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全345字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜「ＳＨ−２Ａ」ベースＭＣＵのレイアウト設計でルネサスが講演
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜２００７年上期の半導体の世界売上高価格下落で前年比２．１％増に
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜「サクッと書いてサクッと検証」富士通九州がＣａｄｅｎｃｅの形式検証を評価
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜「コスト１／３で処理性能も向上」日本ＴＩがアナ─デジ混在チップ用ＥＤＡを乗り換え
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜ＩＰコア標準化機関のＶＳＩＡ活動停止へ
