Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜東芝が６５ｎｍ以降向けに 米Ｃａｄｅｎｃｅのパラメータ抽出ツールを導入
日経マイクロデバイス 第256号 2006.10.1
| 掲載誌 | 日経マイクロデバイス 第256号（2006.10.1） |
|---|---|
| ページ数 | 1ページ （全438字） |
| 形式 | PDFファイル形式 （231kb） |
| 雑誌掲載位置 | 107ページ目 |
米Ｃａｄｅｎｃｅ Ｄｅｓｉｇｎ Ｓｙｓｔｅｍｓ， Ｉｎｃ．は，東芝が６５ｎｍチップの設計フローに，Ｃａｄｅｎｃｅのパラメータ抽出ツール「ＱＲＣ Ｅｘｔｒａｃｔｉｏｎ」を採用したと発表した。同製品はＣａｄｅｎｃｅのパラメータ抽出ツール「ＦＩＲＥ ＆ ＩＣＥ ＱＸ」と「Ａｓｓｕｒａ Ｐａｒａｓｉｔｉｃ Ｅｘｔｒａｃｔｉｏｎ（ＲＣＸ）」を統合した，６５ｎｍ以降向けの製品である。特徴は，（１）３月にＣａ…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全438字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜７月の半導体世界売上高 単月で２００６年初の２００億米ドル超
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜東芝，９０ｎｍの無線通信ＳｏＣを 米ＳｙｎｏｐｓｙｓのＩＣ Ｃｏｍｐｉｌｅｒで設計
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜「民生／無線ならわれわれ」 米Ｖｉｒｔｉｏが語る
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜図研子会社のインベンチュア ＰＣＩ Ｅｘｐｒｅｓｓ準拠システムの開発キットを発表
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＬＳＩ］〜東芝セラミックスが１５０億円を投じ ３００ｍｍウエーハの生産能力増強
