Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜富士通，ＡＳＩＣとＳｉファウンドリ事業で 統計的タイミング解析環境を提供へ
日経マイクロデバイス 第255号 2006.9.1
| 掲載誌 | 日経マイクロデバイス 第255号（2006.9.1） |
|---|---|
| ページ数 | 1ページ （全516字） |
| 形式 | PDFファイル形式 （238kb） |
| 雑誌掲載位置 | 101ページ目 |
富士通は，Ｓｉファウンドリ事業のＣＯＴ（ｃｕｓｔｏｍｅｒ ｏｗｎｅｄ ｔｏｏｌｉｎｇ）やＡＳＩＣのユーザーなどを対象に，統計的タイミング解析が実行できる設計環境の提供を２００６年１０月から開始する。統計的タイミング解析を使う設計フローについては，米ＩＢＭ Ｃｏｒｐ．が積極的にアピールしてきたが，実際のＡＳＩＣ／ＣＯＴ事業でユーザーにも設計環境を提供するのは，今回の富士通が初めてだろう。今回提供す…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全516字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜松下の１０３型フルＨＤプラズマ ＵｎｉＰｈｉｅｒベースの新「ＰＥＡＫＳ」を搭載
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜半導体世界市場，上期は８．３％増 第２四半期は９．４％増
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜沖電気がカスタムＬＳＩのレイアウト設計期間を半減 英社の配線ツールを積極適用
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜「ＯＳを載せて２〜３日で立ち上がった」 リコーがＳｙｓｔｅｍＣの適用談を披露
Ｔｅｃｈ−Ｏｎ！Ｒａｎｋｉｎｇ［ＥＤＡ］〜台湾ＴＳＭＣのＳｏＣ推奨設計フロー ６５ｎｍ世代でＳＳＴＡに対応
