E検定準備講座〜Verilog−HDL言語の回路記述を理解する
日経エレクトロニクス 第1167号 2016.5.1
掲載誌 | 日経エレクトロニクス 第1167号(2016.5.1) |
---|---|
ページ数 | 1ページ (全583字) |
形式 | PDFファイル形式 (274kb) |
雑誌掲載位置 | 131ページ目 |
今号で紹介する「E検定 〜電気・電子系技術検定試験〜」(以下、E検定)のサンプル問題は、E検定の出題範囲9分野のうち「デジタル」より、デジタル回路図から正しいVerilog−HDL記述を解く問題である。 近年のLSIやFPGAのデジタル設計では、Verilog−HDL言語やVHDL言語を用いた設計手法が主流だ。Verilog−HDL言語の基本的な回路記述や応用回路記述(if文/case文/for…
記事の購入(ダウンロード)
購入には会員登録が必要です 会員登録はこちら
価格 330円(税込)
他のIDで購入する
G-Search ミッケ!は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ(全583字)」です。ご購入の前に記事の内容と文字数をお確かめください。
(注)特集のトビラ、タイトルページなど、図案が中心のページもございます。