New Products〜EDAツール SystemVerilogに対応 アサーションで検証効率化
日経エレクトロニクス 第849号 2003.6.9
掲載誌 | 日経エレクトロニクス 第849号(2003.6.9) |
---|---|
ページ数 | 1ページ (全2067字) |
形式 | PDFファイル形式 (151kb) |
雑誌掲載位置 | 51ページ目 |
デジタル回路のRTレベル記述言語として業界標準のVerilog−HDL。このVerilog−HDLで記述するRTレベルより抽象度の高い記述,すなわちアーキテクチャ・レベルや動作レベルをサポートする言語として,日本で有望とされるのがC言語である。ここにきて,Verilog−HDLにシステム・レベル設計/検証向け機能を付加した「SystemVerilog」を推す動きが本格化してきた。 最も積極的なの…
記事の購入(ダウンロード)
購入には会員登録が必要です 会員登録はこちら
価格 330円(税込)
他のIDで購入する
G-Search ミッケ!は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ(全2067字)」です。ご購入の前に記事の内容と文字数をお確かめください。
(注)特集のトビラ、タイトルページなど、図案が中心のページもございます。