Ｎｅｗ　Ｐｒｏｄｕｃｔｓ〜論理ＬＳＩ混載メモリ・マクロ　メモリ・セル面積を１Ｔ−ＳＲＡＭの約半分に
日経エレクトロニクス　第839号　2003.1.20

この記事の情報
掲載誌	日経エレクトロニクス　第839号（2003.1.20）
ページ数	1ページ　（全261字）
形式	PDFファイル形式　（53kb）
雑誌掲載位置	47ページ目

米ＭｏＳｙｓ，Ｉｎｃ．は同社の論理ＬＳＩ混載メモリである「１Ｔ−ＳＲＡＭ」と比べてメモリ・セル（１トランジスタ＋１キャパシタ）面積が約半分と小さいメモリ「１Ｔ−ＳＲＡＭ−Ｑ」の受注を始めた。１Ｍビット当たりのマクロ面積は０．１３μｍプロセスで１．０５ｍｍ２，９０ｎｍプロセスで０．５５ｍｍ２。ＦＡＣ（Ｆｏｌｄｅｄ　Ａｒｅａ　Ｃａｐａｃｉｔｏｒ）と呼ぶ技術を使ってキャパシタの占有面積を減らした。モーシ…