Ｎｅｗ Ｐｒｏｄｕｃｔｓ〜 ０．１３ｎｍルールでチップ面積を半減
日経エレクトロニクス 第809号 2001.11.19
| 掲載誌 | 日経エレクトロニクス 第809号（2001.11.19） |
|---|---|
| ページ数 | 1ページ （全325字） |
| 形式 | PDFファイル形式 （103kb） |
| 雑誌掲載位置 | 48ページ目 |
米Ｉｎｔｅｌ Ｃｏｒｐ．は，３２Ｍ／６４ＭビットのＮＯＲ型フラッシュＥＥＰＲＯＭ「３ Ｖｏｌｔ Ａｄｖａｎｃｅｄ＋Ｂｏｏｔ Ｂｌｏｃｋ」を発売した。初めて０．１３ｎｍルールで製造した。前世代の０．１８ｎｍルールの製品と比べると，チップ面積が約半分。アクセス時間は７０ｎｓ。内部回路の電源電圧は＋２．７Ｖ〜＋３．６Ｖ。入出力回路の電源電圧は＋２．７Ｖ〜＋３．６Ｖもしくは＋１．６５Ｖ〜＋２．５Ｖ。書き換…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全325字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
Ｓｅｌｅｃｔｅｄ Ｓｈｏｒｔｓ〜沖電気，光通信向け部品事業を分社へ
Ｎｅｗ Ｐｒｏｄｕｃｔｓ〜実装面積が１１ｍｍ×１０ｍｍと小さい
Ｎｅｗ Ｐｒｏｄｕｃｔｓ〜＋１．８Ｖ動作が可能な８ｍｍ×８ｍｍの小型品
Ｎｅｗ Ｐｒｏｄｕｃｔｓ〜８ピンのパッケージで容量は２Ｍビット
Ｎｅｗ Ｐｒｏｄｕｃｔｓ〜ＨＤＴＶ対応復号回路やＭＰＵコア集積
