![](/QNBP_NE/image/kiji/747/QNBP74714.jpg)
新製品ニュース〜 7層Cu配線プロセスを採用した 0.13nmのCMOS ASIC
日経エレクトロニクス 第782号 2000.11.6
掲載誌 | 日経エレクトロニクス 第782号(2000.11.6) |
---|---|
ページ数 | 1ページ (全663字) |
形式 | PDFファイル形式 (193kb) |
雑誌掲載位置 | 70ページ目 |
東芝は,7層Cu配線プロセスを採用した0.13nmのCMOS ASIC「TC280ファミリー」の受注を2001年第1四半期に開始する。トランジスタのゲート長は0.11nm。サンプル出荷は2001年第2四半期の予定。ネットワーク用インフラ機器のほか,携帯機器まで幅広い用途に向けた。同社従来品の「TC260ファミリー」と比較して,搭載可能な論理ゲート密度が1.7倍に増え,ゲートの遅延時間が約30%短…
記事の購入(ダウンロード)
購入には会員登録が必要です 会員登録はこちら
価格 330円(税込)
他のIDで購入する
G-Search ミッケ!は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ(全663字)」です。ご購入の前に記事の内容と文字数をお確かめください。
(注)特集のトビラ、タイトルページなど、図案が中心のページもございます。