新製品ニュース〜ＦＰＧＡの設計変更があった個所だけ 再合成／再レイアウトするＥＤＡツール
日経エレクトロニクス 第770号 2000.5.22
| 掲載誌 | 日経エレクトロニクス 第770号（2000.5.22） |
|---|---|
| ページ数 | 1ページ （全730字） |
| 形式 | PDFファイル形式 （194kb） |
| 雑誌掲載位置 | 76ページ目 |
米Ｘｉｌｉｎｘ，Ｉｎｃ．は，ＦＰＧＡの設計変更時に，当該個所だけ論理合成とレイアウト設計をやり直す機能「Ｂｌｏｃｋ Ｌｅｖｅｌ Ｉｎｃｒｅｍｅｎｔａｌ Ｓｙｎｔｈｅｓｉｓ（ＢＬＩＳ）」を，米Ｓｙｎｏｐｓｙｓ， Ｉｎｃ．と共同開発した。これまでは設計変更があると，基本的にチップ全体に対して，もう一度論理合成ツールとレイアウト設計ツールを稼働させる必要があった。ＢＬＩＳの機能は，Ｘｉｌｉｎｘ社のＦＰ…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全730字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
ＮＥＴｓ特集〜カラー・ケータイとテレビに向けた 液晶パネルが続々登場
ＮＥＴｓ連載講座 Ｂｌｕｅｔｏｏｔｈを知り，機器開発に活かす●第１５回〜アプリケーションを論理的に 接続するプロトコルＲＦＣＯＭＭ
ＮＥＴｓ連載講座 リアルタイム・システム開発の原点●第８回〜リアルタイム・システムの トラブルを未然に防ぐ
ＮＥ Ｏｎｌｉｎｅ 最新ランキング 総合ＴＯＰ１０〜最新ランキング 総合ＴＯＰ１０２０００／４／２４〜５／９
ＮＥＴｓレポート〜ＨＤＤ向け部品メーカの 淘汰が始まる 米国の大手ハード・ディスク・メーカ２社が合併
