NETsレポート〜テスト・パターンの記述を 抽象化してASICを検証 二つの検証技術を使い分けて,検証効率を向上
日経エレクトロニクス 第745号 1999.6.14
掲載誌 | 日経エレクトロニクス 第745号(1999.6.14) |
---|---|
ページ数 | 2ページ (全1802字) |
形式 | PDFファイル形式 (25kb) |
雑誌掲載位置 | 170〜171ページ目 |
1チップに2000万ゲートに及ぶ大規模な回路を搭載できる0.18nm時代のASIC設計に向けた,機能検証の効率を向上できる機能検証ツールを米Cadence Design Systems,Inc.が発売する。「Affirma ベリフィケーション・コックピット」と呼ぶこのツールは,従来の機能シミュレータと比べて検証効率を向上させるための二つの技術を盛り込んでいる。一つは,詳細な信号レベルのテスト・パタ…
記事の購入(ダウンロード)
購入には会員登録が必要です 会員登録はこちら
価格 330円(税込)
他のIDで購入する
G-Search ミッケ!は雑誌を記事ごとに販売するサービスです。
この記事は「2ページ(全1802字)」です。ご購入の前に記事の内容と文字数をお確かめください。
(注)特集のトビラ、タイトルページなど、図案が中心のページもございます。