ニュースレポート〜東芝，ＶＲＭＬデータで円滑に機構チェック
日経デジタル・エンジニアリング 第40号 2001.4.1
| 掲載誌 | 日経デジタル・エンジニアリング 第40号（2001.4.1） |
|---|---|
| ページ数 | 1ページ （全1572字） |
| 形式 | PDFファイル形式 （137kb） |
| 雑誌掲載位置 | 34ページ目 |
ＶＲＭＬ機構解析 東芝の研究開発センターは，様々な３次元ＣＡＤから出力されたり，インターネット上で流通しているＶＲＭＬ形式の３次元データを使い，一般的なパソコンでも，円滑に機構チェックを行えるようにする技術を開発した。ＶＲＭＬ形式は，３次元形状を３角メッシュの集合体（ポリゴンデータ）として近似表現する。複雑な自由曲面が存在していたり，フィレットが多数施されているケースでは，３角メッシュの数が増えて…
記事の購入（ダウンロード）
購入には会員登録が必要です 会員登録はこちら
価格 330円（税込）
他のIDで購入する
G-Search ミッケ！は雑誌を記事ごとに販売するサービスです。
この記事は「1ページ（全1572字）」です。ご購入の前に記事の内容と文字数をお確かめください。
（注）特集のトビラ、タイトルページなど、図案が中心のページもございます。
ニュースレポート〜ＥＲＰパッケージの短期導入を支援
ニュースレポート〜独自仕様を持つ部品を電子市場で受発注
ニュースレポート〜ＣｏＣｒｅａｔｅ，ＭａｔｒｉｘＯｎｅと技術補完へ
ニュースレポート〜製造業への拡販目指すＪ．Ｄ．エドワーズ
ニュースレポート〜Ａｒｉｕｓ３Ｄ社，精度２５μｍの３次元測定
